在当今数字化时代，电子设备的能源消耗问题日益凸显。随着人工智能、深度学习和大数据分析等计算密集型应用的快速发展，微电子设备的能源效率已成为科技领域关注的焦点。近日，麻省理工学院（MIT）的研究团队取得了一项突破性进展，他们开发了一种创新的芯片制造技术，通过在计算机芯片背面堆叠多种功能组件，成功解决了传统电路中能量浪费的问题，为未来高效能电子设备的发展开辟了新路径。
传统电路的能效瓶颈
在传统的互补金属氧化物半导体（CMOS）芯片中，逻辑器件（如晶体管）和存储器件通常作为独立组件分别制造。这种设计迫使数据在逻辑单元和存储单元之间来回传输，不仅增加了计算延迟，还造成了大量能量浪费。当数据通过芯片中的金属互连线和键合传输时，部分能量会以热能形式损失，而微小的对齐偏差也可能进一步影响芯片性能。
"我们必须减少未来用于人工智能和其他数据密集型计算的能量消耗，因为目前的模式根本不可持续，"这项研究的领导者之一、MIT博士后研究员严杰（Yanjie Shao）表示，"我们需要像这种集成平台这样的新技术来推动进步。"
背面堆叠的创新思路
传统上，在CMOS芯片前端制造额外的硅晶体管存在技术难题，因为制造这些器件所需的高温会破坏下方已有的晶体管。面对这一挑战，MIT研究团队另辟蹊径，将问题彻底翻转，开发出在芯片背面而非前端堆叠活性组件的集成技术。
"如果我们能利用这个后端平台添加额外的晶体管活性层，而不仅仅是互连层，将大大提高芯片的集成密度并改善其能源效率，"严杰解释道。
实现这一突破的关键在于一种新型材料——非晶氧化铟（amorphous indium oxide）的研究与应用。这种独特的材料特性使研究团队能够在仅约150°C的低温下，在现有电路的背面生长出极薄的活性层，而不会损坏前端的器件。
材料创新与工艺优化
非晶氧化铟作为晶体管的活性通道层（transistor's active channel layer），是实现这一技术的核心。研究团队精心优化了制造工艺，将氧化铟材料层的厚度控制在约2纳米，同时最小化材料中的缺陷数量。
在晶体管中，少量被称为氧空位（oxygen vacancies）的缺陷是器件正常开关所必需的，但过多的缺陷会导致器件无法正常工作。通过优化的制造工艺，研究人员能够生产出极小的晶体管，它们运行快速且稳定，大大减少了晶体管在开关状态之间转换所需的额外能量。
在此基础上，研究团队还制造了集成了存储功能的背面晶体管，尺寸仅为约20纳米。为此，他们添加了一层称为铁电铪锆氧化物（ferroelectric hafnium-zirconium-oxide）的材料作为存储组件。
这些紧凑的存储晶体管表现出仅10纳秒的开关速度，达到了团队测量仪器的极限值。同时，与类似设备相比，它们的开关电压要求低得多，显著降低了电能消耗。
技术优势与应用前景
这种新型背面堆叠技术的优势主要体现在以下几个方面：
- 能效提升：通过减少数据传输距离，大幅降低了计算过程中的能量损失。
- 集成密度提高：在芯片背面堆叠活性组件，实现了更高的集成度。
- 性能优化：新型晶体管运行速度更快，能耗更低。
- 多功能集成：在同一芯片上实现了计算与存储功能的紧密集成。
由于存储晶体管尺寸极小，研究人员可以利用它们作为研究单个铁电铪锆氧化物单元基本物理特性的平台。
"如果我们能更好地理解这些物理特性，就能将这种材料应用于许多新领域，"严杰表示，"它消耗的能量非常少，为我们的设备设计提供了极大的灵活性，确实可能为未来开辟许多新途径。"
技术验证与未来展望
研究团队与滑铁卢大学的研究人员合作，开发了背面晶体管的性能模型，这是将这些器件集成到更大规模电路和电子系统中的重要一步。
未来，研究团队计划基于这些演示成果，将背面存储晶体管集成到单一电路上。他们还将进一步提升晶体管性能，并研究如何更精细地控制铁电铪锆氧化物的特性。
"现在，我们可以在芯片背面构建一个多功能的电子平台，使我们在极小设备中实现高能效和多种不同功能，"严杰总结道，"我们有良好的器件架构和材料基础，但需要不断创新以发掘最终的性能极限。"
这项研究得到了半导体研究公司（SRC）和英特尔的资助，制造工作在麻省理工学院微系统工程实验室（Microsystems Technology Laboratories）和MIT纳米设施完成。
行业影响与意义
这项技术的潜在影响远超实验室范围，它可能对整个微电子行业产生深远影响：
- 人工智能硬件：为AI训练和推理提供更高效的计算平台，降低大模型训练的能源成本。
- 移动设备：延长电池寿命，提高便携电子设备的性能。
- 数据中心：减少服务器能耗，降低运营成本和碳足迹。
- 边缘计算：使边缘设备具备更强的本地计算能力，减少对云端计算的依赖。
随着计算需求的持续增长，这种创新的芯片制造技术可能成为实现可持续计算的关键解决方案，为数字经济的绿色发展提供技术支撑。
